Na wejście przerzutnika D2 trzeba więc podać 1.
Etap III – odczyt funkcji wzbudzeń przerzutników Ze zbudowanej w poprzednim etapie tablicy odczytuje się funkcje, które trzeba podać na wejścia odpowiednich przerzutników (przy określaniu funkcji nie bierze się już pod uwagę stanów ):
Po minimalizacji metodą siatek Karnaugh:
Etap IV – określenie funkcji wyjścia y Wyjście może się zmieniać w zależności od stanu w którym automat się znajduje. W tym przypadku dla automatu w stanie Ponieważ funkcja wyjścia zwraca jeden bit, dlatego otrzymuje się jeden wzór bitu wyjścia automatu: Wiadomo także, że automat nie posiada stanów dla i dlatego można wzór uprościć do
Etap V – schemat logiczny Można teraz przystąpić do budowy schematu logicznego automatu Moore’a (została użyta optymalizacja zgodnie z twierdzeniem Boole’a, że suma logiczna argumentów jest równa negacji iloczynu logicznego zanegowanych argumentów, co pozwoliło na użycie wyłącznie bramek NAND): Plik:Automat moore'a uklad.png
Kategoria:Teoria automatów